Revisión del EIPC: Ultra

Tiempo de lectura (palabras)

Ha pasado un tiempo desde la primera vez que tuve la oportunidad de revisar un seminario web de resumen técnico de EIPC. Esta excelente serie comenzó en octubre de 2020 cuando nuestra industria se vio asediada por la pandemia de COVID-19. Ha continuado con éxito a medida que se levantaron las restricciones y proporciona un canal eficaz para el intercambio eficiente de conocimientos relevantes que complementa las conferencias en vivo tradicionales. El vigésimo de la serie, en diciembre de 2022, se centró en los problemas ambientales que afectan a la industria electrónica. A principios de febrero, EIPC celebró su Conferencia de invierno en vivo en Lyon y ahora, por demanda popular, la 21.ª instantánea técnica llena un espacio antes de la Conferencia de verano programada para mediados de junio en Múnich.

El seminario web del 3 de mayo fue presentado y moderado por la directora técnica de EIPC, Tarja Rapala-Virtanen. Su primer presentador fue John Johnson, director de desarrollo comercial de American Standard Circuits, con un historial detallado de la realización exitosa de interconexiones de ultra alta densidad por parte de ASC.

Al revisar los cambios en el mercado mundial de productos electrónicos, Johnson comentó que la situación geopolítica mundial ha cambiado el enfoque de los sustratos de paquetes y PCB críticos hacia Occidente, aunque la capacidad de la mayoría de los fabricantes norteamericanos se limita a la tecnología de línea y espacio de 75 micrones. obtenido por procesamiento sustractivo. Existe una demanda creciente de soluciones de interconexión de ultra alta densidad, pero la mayor parte de la industria no está preparada para el cambio revolucionario que esto requerirá.

American Standard Circuits consideró varias opciones antes de establecer su capacidad de ultra alta densidad. La empresa creía que el procesamiento semiaditivo modificado (m-SAP) con laminado de lámina delgada requeriría mucho capital, con riesgos de pérdida de rendimiento y un límite práctico de espacio de línea de alrededor de 25-30 micrones. Vieron la tecnología de placas aditivas como una opción que requería menos capital y que se adaptaría fácilmente a menos de 25 micrones y, por lo tanto, proporcionaría un camino significativo hacia las interconexiones de ultra alta densidad y los sustratos de empaque. En consecuencia, obtuvieron la licencia del proceso patentado A-SAP ofrecido por Averatek, cuyo componente clave es una "tinta de metal líquido" a base de solvente que deposita una capa de catalizador muy delgada pero muy densa. Esto permite un depósito de cobre no electrolítico coherente con espesores tan bajos como 0,1 micras, con buena adhesión al sustrato, que se puede utilizar como base para la galvanoplastia de patrón de cobre y, posteriormente, se graba rápidamente sin necesidad de resistencia al grabado y con un ataque mínimo de la pared lateral en el patrón conductor Se pueden lograr geometrías de conductor muy finas.

Johnson usó ejemplos gráficos para demostrar las mejoras en la densidad del circuito que se pueden realizar a medida que se reducen las dimensiones del espacio de línea. En comparación con la tecnología típica de 75 micrones, 25 micrones darían como resultado un aumento de 9x y 12,5 micrones de 36 veces. En su mayor parte, los procesos y equipos existentes de American Standard Circuits les otorgan una capacidad de 20 micrones. Su objetivo es extender esto a 10 micrones dentro de 12 meses, para lo cual requieren mejores instalaciones de inspección óptica y de imágenes.

Resumió la secuencia del proceso: sustrato sin revestimiento, seguido de recubrimiento con tinta de metal líquido, depósito de cobre no electrolítico, aplicación de fotorresistente, exposición y revelado de la imagen, electrochapado de cobre, tira de fotorresistente y grabado instantáneo.

Sus ejemplos de microsecciones mostraron la geometría de conductores de 11 micras de alta relación de aspecto antes y después del grabado instantáneo, lo que indica paredes laterales verticales y una pérdida insignificante de ancho. Estas características ofrecen beneficios en cuanto a pérdida de inserción reducida y acoplamiento inductivo y capacitivo mejorado de líneas diferenciales. Se refirió al trabajo publicado por Eric Bogatin sobre el tema.

Johnson explicó que la tecnología A-SAP permite el uso de dieléctricos muy delgados y es compatible con una amplia gama de sustratos de ultra alta velocidad y baja pérdida, incluso aquellos que son difíciles de fabricar como materiales revestidos de cobre de lámina ultrafina. para aplicaciones m-SAP. Las altas resistencias al pelado se logran consistentemente con el procesamiento A-SAP, incluso en PTFE. Dio ejemplos de patrones de demostración de alta densidad en construcciones multicapa y comentó que el proceso tiende a eliminar la tensión de las capas individuales, lo que beneficia el registro de capa a capa. Otros ejemplos mostraron vías rellenas de cobre de 4 milésimas de pulgada de diámetro en capas de 4 milésimas de pulgada de espesor, y un proyecto actual en American Standard Circuits presenta líneas y espacios en el nivel de 20 micrones.

Tarja Rapala-Virtanen agradeció a Johnson por compartir algunos secretos de las PCB de alta densidad y línea ultrafina antes de presentar a John Andresakis, director de desarrollo comercial de Quantic Ohmega, quien realizó una presentación titulada "Materiales de resistencia de película delgada para electrónica de alto rendimiento".

Andresakis, conocido como un destacado experto en componentes pasivos integrados, comenzó explicando la estructura y la historia del grupo Quantic Electronics, del cual Quantic Ohmega es una división especializada con más de 50 años de experiencia como innovador de resistencias integradas. Describió cómo se pueden aplicar materiales resistivos de película delgada en aplicaciones de diseño de alta confiabilidad, no solo para reemplazar resistencias discretas de montaje en superficie incrustando las resistencias en la placa de circuito impreso, lo que permite la miniaturización, la reducción de peso y la mejora de la integridad de la señal, sino también como calentadores localizados. y absorbentes de microondas.

Explicó que las láminas resistivas se fabrican en un formato de rollo a rollo como una combinación de aleación de metal/lámina de cobre de película delgada conocida como material de resistencia-conductor o RCM. El RCM se puede laminar en una amplia gama de sustratos dieléctricos, como una hoja de cobre regular pero con el lado resistivo contra el dieléctrico, y se puede procesar por sustracción para producir circuitos de cobre y resistencias planas. La capa resistiva puede ser de níquel-fósforo no magnético electrodepositado o de níquel-cromo, níquel-cromo-aluminio-silicio o cromo-monóxido de silicio no magnético depositado al vacío. Está disponible en una amplia gama de resistividades de lámina.

La resistividad de lámina se mide en ohmios por cuadrado, y Andresakis se tomó el tiempo de explicar la terminología, por qué el valor es adimensional y cómo incorporar varios valores de resistencia en un diseño usando un solo material especificando el área y la relación de largo a ancho de los componentes individuales. .

Describió la secuencia del proceso para fabricar capas internas con resistencias de película delgada mediante fotoimágenes de dos etapas y grabado sustractivo de dos o tres etapas, según el material resistivo. Después de definir la imagen combinada de conductor-resistencia mediante un procesamiento fotomecánico normal, el cobre no deseado se graba con cloruro cúprico, que también eliminará el níquel-cromo depositado al vacío. Otras aleaciones resistivas pueden requerir un paso de grabado adicional con sulfato de cobre. Una vez que se ha definido completamente el patrón combinado de conductor y resistencia, se quita la fotoprotección de la primera etapa y se repite el proceso fotomecánico para definir las áreas de conductor de cobre que se eliminarán para revelar la imagen de resistencia requerida. Luego, un grabado alcalino elimina el cobre no deseado sin atacar la película resistiva, seguido de una eliminación final de la fotoprotección.

Andresakis mencionó que hay disponibles calculadoras de resistencias y pautas de diseño, junto con parámetros de simulación integrales para usar en herramientas de modelado, valores característicos para cambios en el valor óhmico después de laminación a alta temperatura, valores nominales de potencia y tolerancias. Resumió los beneficios de rendimiento de la lámina de resistencia de película delgada: capacitancia e inductancia parásitas reducidas en comparación con los componentes de montaje en superficie, menos transiciones de metal a metal asociadas con las resistencias de chip y menos vías en redes críticas, lo que permite mejoras en las propiedades eléctricas, así como liberando espacio disponible.

Las áreas actuales de desarrollo incluyen láminas portadoras de 3 y 5 micras y cobre de bajo perfil. La tecnología de láminas de resistencia de película delgada se está utilizando con películas de construcción para aplicaciones en empaques de chips e intercaladores. Una importante aplicación avanzada se encuentra en los micrófonos MEM para teléfonos inteligentes. La capacidad de los materiales resistivos de película delgada para absorber ondas electromagnéticas brinda muchas oportunidades para aplicaciones en sistemas de radar. También se pueden utilizar en la fabricación de tarjetas resistivas, superficies de alta impedancia y superficies selectivas de frecuencia, con una excelente confiabilidad a largo plazo para aplicaciones de misión crítica. Quantic Ohmega se ha asociado con los principales fabricantes de equipos originales para comprender las tendencias del mercado y las necesidades técnicas. "Realmente depende de la imaginación de los diseñadores cómo usar estos materiales", dijo.

Después de moderar una animada sesión de preguntas y respuestas, Rapala-Virtanen concluyó los procedimientos y agradeció a todos los que habían participado en otro excelente evento de Instantánea técnica. Ella recordó a los participantes que la Conferencia de Verano de EIPC se llevará a cabo en Munich, el 15 y 16 de junio. Encuentre los detalles en eipc.org.